Liste der Veröffentlichungen

Gehe zum Projekt

• Reactive Systems
• PLAYOUT
• Volume Visualisation Project

• M. Trapp, B. Schürmann, T. Tetteroo
  Analyzing the Behavior of Embedded Systems concerning Graceful Degradation
  To be published in: Journal "Parallel and Distributed Computing Practices". Nova Science Books and Journals . Hauppauge, NY (USA), 2002
  (abstract)

• G. Zimmermann
  Efficient creation of building performance simulators using automatic code generation
  Journal Energy and Buildings, No. 34, pages 973-983, 2002
  

• J.P. Riegel, M. Schneider
  Dynamic resource management
  Journal CAN Newsletter, No. 2/2000, pages 48-50, 6 2000
  (abstract)

• M. Schütze, J. P. Riegel, G. Zimmermann
  PSiGene - A Pattern-Based Component Generator for Building Simulation
  Journal Theory and Practice of Object Systems (TAPOS), Vol. 5, No. 2, pp. 83-95, 4 1999
  (abstract)

Conference Papers

• A. Metzger, C. Webel
  Feature Interaction Detection in Building Control Systems by Means of a Formal Product Model
  In Feature Interactions in Telecommunications and Software Systems VII, 2003, IOS Press, Amsterdam
  (abstract)

• A. Metzger
  Konzeption und Analyse eines Softwarepraktikums im Grundstudium
  In Software Engineering im Unterricht der Hochschulen SEUH 2003, J. Siedersleben, D. Weber-Wulff, editor, pages 41-48, 2003, dPunkt, Heidelberg
  (abstract)

• A. Metzger, S. Queins
  Model-Based Generation of SDL Specifications for the Early Prototyping of Reactive Systems
  In Telecommunications and beyond: The Broader Applicability of SDL and MSC, M.E. Sherrat, editor, pages 158-169, 2003, Springer, Heidelberg
  (abstract)

• A. Metzger
  Requirements Engineering by Generator-Based Prototyping
  In Software Reuse Requirements, Technologies and Applications. Proceedings of the International Colloquium of the SFB 501, H. Alt, M. Becker, editor, pages 25-35, 2003 University of Kaiserslautern
  (abstract)

• M. Trapp, B. Schürmann, T. Tetteroo
  Service-Based Development of Dynamically Reconfiguring Embedded Systems
  To be published in: IASTED International Conference on Software Engineering - SE 2003, Innsbruck, 2003
  (abstract)

• J. P. Riegel
  Flexibler Entwurf von Gebäudesimulatoren
  In Simulationstechnik - ASIM 2002, Hrsg. D. Tavangarian und R. Grützner, Seiten 576-578, Erlangen, Germany, 10/2002, Gruner Druck GmbH
  (abstract, PDF, 68 KB, gzipped postscript, 36 KB)

• A. Metzger, S. Queins
  Early Prototyping of Reactive Systems Through the Generation of SDL Specifications from Semi-formal Development Documents
  In 3rd SAM (SDL and MSC) Workshop, June 2002, SDL Forum Society; University of Wales
  (abstract, PDF, 158 KB, gzipped postscript, 235 KB)

• A. Mahdavi, A. Metzger, G. Zimmermann
  Towards a Virtual Laboratory for Building Performance and Control
  In R. Trappl, editor. Cybernetics and Systems 2002. Vol. 1, pages 281-286, April 2002, Austrian Society for Cybernetic Studies
  (abstract, PDF, 161 KB)

• M. Trapp, B. Schürmann, T. Tetteroo
  Failure Behavior Analysis for Reliable Distributed Embedded Systems
  In 10th International Workshop on Parallel and Distributed Real-Time Systems 2002, Fort Lauderdale, 2002
  

• A. Metzger, S. Queins
  Specifying Building Automation Systems with PROBAnD, a Method Based on Prototyping, Reuse, and Object-orientation
  In OMER: Object-Oriented Modeling of Embedded Real-Time Systems, Hofmann, P.; Schuerr, A., editor, pages 135-140, 2002, Koellen Verlag, Bonn
  (abstract)

• A. Metzger, S. Queins
  A Reuse- and Prototyping-based Approach for the Specification of Building Automation Systems
  In OMER-2 Workshop Proceedings, Schuerr, A., editor, pages 3-9, Munich, May 2001 University of the Federal Armed Forces
  (abstract, PDF, 88 KB, postscript, 532 KB)

• G. Zimmermann
  A New Approach To Building Simulation Based on Communicating Objects
  In R. Lamberts, et al., editors. Seventh International IBPSA Conference Proceedings. Vol. 2. pages 707-714, Rio de Janeiro, Brazil, 2001
  

• J. P. Riegel, C. Kaesling, M. Schütze
  Modeling Software Architecture Using Domain-Specific Patterns
  First Working IFIP Conference on Software Architecture (WICSA 1), Kluwer Academic Publishers, February 1999
  (abstract, gzipped postscript, 53 KB)

• Zimmermann, G.
  Domain Specific Model Architecture for Complex Embedded Systems: A Building Automation Case Study
  In Adaptation and Evolution in Embedded Information Systems. Seminar No. 98441. Report No 226, Franke, H.; Kleinjohann, B.; Sztipanovits, J., editor, Dagstuhl, 11 1998
  (abstract)

• G. Zimmermann
  Modeling embedded digital controllers
  In New Information Technologies in Science, Education, Telecommunications and Business (IT+SE'98), Yalta-Gurzuff, Ukraine, March 1998
  

• B. Schürmann
  Structure and Design of Building Automation Systems
  In New Information Technologies in Science, Education, Telecommunications and Business (IT+SE'98), Yalta-Gurzuff, Ukraine, März 1998
  (abstract, gzipped postscript, 54 KB)

• M. Schütze, J. P. Riegel, G. Zimmermann
  A Pattern-Based Application Generator for Building Simulation
  ESEC 97, Zurich (CH), September 1997
  (abstract, gzipped postscript, 46 KB)

• J. P. Riegel, M. Schütze, G. Zimmermann
  Pattern-Based Generation of Customized, Flexible Building Simulators
  CAAD Futures 97, Kluwer Academic Publishers, Dordrecht (NL), August 1997
  (abstract, gzipped postscript, 58 KB)

• J. Altmeyer, J. P. Riegel, B. Schürmann, M. Schütze, G. Zimmermann
  Application of a Generator-Based Software Development Method Supporting Model Reuse
  Proceedings of 9th Conference on Advanced Information Systems Engineering (CAiSE*97), Barcelona (ES), June 1997
  (abstract, gzipped postscript, 41 KB)

• F. Heister, J. P. Riegel, M. Schütze, S. Schulz, G. Zimmermann
  Pattern-Based Code Generation for Well-Defined Application Domains
  EuroPLoP '97, Siemens Technical Report 120/SW1/FB, Munich (D) / Zurich (CH), June 1997
  (abstract, gzipped postscript, 34 KB)

• S. Schulz, M. Schütze
  Modellierung einer Gebäudesteuerung und -simulation mit Statemate
  4. Deutsches Anwenderforum für STATEMATE/ExpressV-HDL, Systemtechnik Berner & Mattner GmbH, Munich (D), June 1996
  (gzipped postscript, 50 KB)

• J. Altmeyer, B. Schürmann, M. Schütze
  Generating ECAD Framework Code from Abstract Models
  Proceedings of 32nd Design Automation Conference (DAC), San Francisco (USA), June 1995
  (abstract, gzipped postscript, 55 KB)

• M. Schütze, B. Schürmann, J. Altmeyer
  Generating Abstract Datatypes with Remote Access Capabilities
  Electronic Design Automation Frameworks, Vol. 4, Hrsg. F. J. Rammig, F. R. Wagner, Pages 66-75, Chapman & Hall, 1995
  

• J. Altmeyer, B. Schürmann, M. Schütze
  Towards Design Formalization to Support Reuse in ECAD Frameworks
  Electronic Design Automation Frameworks, Vol. 4, Hrsg. F. J. Rammig, F. R. Wagner, Pages 233-242, Chapman & Hall, 1995
  (gzipped postscript, 25 KB)

• J. Altmeyer, S. Queins, B. Schürmann
  Model-Based Reuse of Object-Oriented Graphic Components for CAD Systems
  In Proc. 39. Int. Scientific Colloquium, Ilmenau, 1994
  

Technical Reports

• A. Metzger, G. Zimmermann, (Hrsg.)
  Modellierung Reaktiver Systeme: Ein Fallbeispiel
  No. SFB 501 Bericht 08/03, 2003
  (abstract)

• A. Metzger
  Ein flexibles Testfeld für Experimente im Bereich der Gebäudeautomation und -simulation
  No. 04/2001, SFB 501, 02 2001
  (abstract, PDF, 342 KB, gzipped postscript, 729 KB)

• A. Metzger
  Dokumentation der Testinstallation für Gebäudeautomationssysteme
  Universität Kaiserslautern, 2000
  (PDF, 931 KB, gzipped postscript, 216 KB)

• L. Geyer, M. Kronenburg, R. Merz, B. Schürmann
  Domain Modeling in the SFB 051
  SFB 501-Bericht No. 07/00, Universität Kaiserslautern, 2000
  

• W. Mahnke, U. Marder, S. Queins, N. Ritter, B. Schürmann
  Integrierte Produkt- und Erfahrungsdatenverwaltung
  SFB 501-Bericht No. 08/00, Universität Kaiserslautern, 2000
  

• S. Queins, G. Zimmermann
  A First Iteration of a Reuse-Driven, Domain-Specific System Requirements Analysis Process
  SFB 501-Bericht No. 13/1999, University of Kaiserslautern, 1999
  

• A. Metzger
  An Interlink of Building Control System Prototypes and the Lighting Simulation Lumina
  University of Kaiserslautern, 8 1999
  (gzipped postscript, 168 KB)

• R. L. Feldmann, J. Münch, S. Queins, S. Vorwieger, G. Zimmermann
  Baselining a Domain-Specific Software Development Process
  SFB-501 Bericht No. 02/99, University of Kaiserslautern, 1999
  

• S. Queins, B. Schürmann, T. Tetteroo
  Bewertung des dynamischen Verhaltens von SDL-Modellen
  No. 9/1999, Universität Kaiserslautern, 1999
  

• G. Zimmermann
  A domain Specific Model Architecture for Complex Embedded Systems: A Building Automation Case Study
  No. 10/98, SFB report, 10 1998
  

• G. Zimmermann
  Building Automation: A Software Engineer's View
  SFB 501-Bericht Nr. 05/97, Universität Kaiserslautern, 1997
  

• A. Metzger, S. Queins, B. Schürmann
  Installation eines Testraums zur Gebäudeautomation und deren Schnittstelle
  SFB 501-Bericht Nr. 13/96, Universität Kaiserslautern, 1996
  

• B. Schürmann, C. Kaesling, J. Altmeyer, S. Queins, M. Schütze
  MPOK: Modeling and Generating Smalltalk Data Management Code
  SFB 501-Bericht Nr. 11/96, Universität Kaiserslautern, 1996
  

• J. P. Riegel, M. Schütze, G. Zimmermann
  Objektorientierte Modellierung einer Simulationsumgebung mit Patterns
  SFB 501-Bericht Nr. 09/96, Universität Kaiserslautern, 1996
  (abstract, gzipped postscript, 152 KB)

• J. Altmeyer, B. Schürmann, M. Schütze
  Generator-Based Reuse of Common Models
  SFB 501 report No. 3/96, University of Kaiserslautern, 1996
  

Dissertations

• S. Queins
  PROBAnD - eine Requirements-Engineering-Methode zur systematischen, domänenspezifischen Entwicklung reaktiver Systeme
  Phd thesis, Universität Kaiserslautern, Schriftenreihe des Fachbereichs Informatik, Band 1, 4 2002
  

• M. Schütze
  Eine musterbasierte Methode zur domänenspezifischen Modellierung und Generierung von Softwarekomponenten
  Dissertation, Universität Kaiserslautern, 1999
  

Diploma Theses

• W. Hanke
  Modellbasierte Konsistenzpruefung und -herstellung in Entwicklungsdokumenten
  Master thesis, September 2003
  (PDF, 927 KB)

• Mario Trapp
  Operational Modes in Fault-Tolerant Embedded Systems
  Master thesis, University of Kaiserslautern, Kaiserslautern, September 2001
  

• T. Disper
  Entwicklung verlässlicher CAN-Sensoren auf der Basis des 80C592 Mikrokontrollers
  Diplomarbeit, Universität Kaiserslautern, 2001
  

• H. Taubert
  Werkzeugunterstützung für die Partitionierung verteilter eingebetteter Systeme
  Master thesis, Universität Kaiserslautern, Kaiserslautern, September 2000
  

• R. Boos
  Erweiterung des Patternkonzeptes von PsiGene um Typen und Regeln
  Diplomarbeit, Universität Kaiserslautern, 1999
  (abstract)

• B. Noll
  Pattern-Basierte Anwendung Endlicher Automaten in PSiGene
  Diplomarbeit, Universität Kaiserslautern, 1999
  (abstract)

• C. Kaesling
  Domänenspezifischer Software-Architektur-Baukasten mit Design-Patterns
  Diplomarbeit, Universität Kaiserslautern, April 1998
  

• Schneider, M.
  Entwurf und Implementierung eines echtzeitfähigen Kommunikationssubsystems für CAN
  Diplomarbeit, Universität Kaiserslautern, 2/1998
  

• A. Metzger
  Tool Supported Prototyping for the Specification and the Design of Building Automation Systems
  Diplomarbeit, Universität Kaiserslautern, 1998
  

• B. Weidmann
  Entwurf und Implementierung eines CAN-Bus-Routers
  Diplomarbeit, Universität Kaiserslautern, August 1997
  

• B. Döpfer
  Analyse und Adaption der Objektmodellierungstechnik von Rumbaugh zur Modellierung und Generierung reaktiver Systeme
  Diplomarbeit, Universität Kaiserslautern, 1997
  

• S. Schulz
  PSiGene - Ein Pattern-basierter Simulator-Generator
  Diplomarbeit, Universität Kaiserslautern, 1997
  

• O. Lütkehölter
  Modellierung und Implementierung einer Datenbank für das Softwareentwurfssystem MOOSE
  Diplomarbeit, Universität Kaiserslautern, Juni 1996
  

• B. Hauser
  Untersuchung numerischer Verfahren zur objektorientierten Simulation hybrider Systeme
  Diplomarbeit, Universität Kaiserslautern, Juni 1996
  (abstract)

• A. Sahler
  Analyse und Entwurf einer Notation zur Erstellung von Gebäudemodellen
  Diplomarbeit, Universität Kaiserslautern, Mai 1996
  (abstract)

• J. P. Riegel
  Modellierung einer objektorientierten, echtzeitfähigen und hybriden Simulationsumgebung
  Diplomarbeit, Universität Kaiserslautern, April 1996
  (abstract, gzipped postscript, 161 KB)

• R. Schäfer
  Regelbasierte Wiederverwendungsstrategien in RODEO
  Diplomarbeit, Universität Kaiserslautern, 1996
  

• M. Halbritter
  Ein Regelinterpreter für das Wiederverwendungssystem RODEO
  Diplomarbeit, Universität Kaiserslautern, 1995
  

• E. Geuer
  Prototypische Implementierung einer flexiblen, generierbaren Simulationsumgebung
  Diplomarbeit, Universität Kaiserslautern, 1995
  

• R. Wilhelm
  Entwurf und Implementierung eines objektorientierten Modellierungsbaukastens für Objektschemata
  Diplomarbeit, Universität Kaiserslautern, September 1994
  

• J. Förster
  Direkter Zugriff generierter C++ ADTs auf externe Datenbestände
  Diplomarbeit, Universität Kaiserslautern, August 1994
  

• D. Schmidt
  Entwurf eines Java-Gebäudesimulators unter Berücksichtigung von Entwurfsmustern
  Projektarbeit, Universität Kaiserslautern, 2003
  

• T. Brack
  Testfallbeschreibung für Pattern-basierte Entwurfsmethoden
  Projektarbeit, Universität Kaiserslautern, 2003
  

• T. Disper
  Gebäudeautomation mit CAN auf Basis des Philips P8xC592
  Projektarbeit, 4 1999
  

• K. Haller
  Development of a Lightning Control System in SDL
  Projektarbeit, University of Kaiserslautern, 1999
  

• R. Boos
  PEditor
  Projektarbeit, Universität Kaiserslautern, Januar 1998
  (gzipped postscript, 199 KB)

• C. Buch
  TRANSdALL - Entwurf eines Interface-Bausteins zum Transfer des Dallas 1-Wire Bus an eine 8051 kompatible CPU
  Projektarbeit, Universität Kaiserslautern, September 1997
  

• A. Metzger
  Design of a C Library for Controlling Philips P82C150 SLIO Circuits Based on the Philips P8xC592 Microcontroller and the Real-Time OSm KEIL RTX-51
  Technical report, University of Kaiserslautern, July 1997 in German
  (gzipped postscript, 134 KB)

• C. Kaesling
  Ein Smalltalk-80-Code-Generator für die Softwareentwicklungsumgebung MOOSE
  Projektarbeit, Universität Kaiserslautern, 1997
  

• D. Bolender
  Modellbasierte Konvertierung von CAD-Gebäudedaten zur Verwendung in einer Simulationsumgebung
  Projektarbeit, Universität Kaiserslautern, 1997
  

• F. Heister
  PatTSi - Ein Pattern-basierter Test-Simulator
  Projektarbeit, Universität Kaiserslautern, 1997
  

• S. Schulz
  PROTOHOUSING: Modellierung der Haus-1-Spezifikation in Statemate
  Projektarbeit, Universität Kaiserslautern, 1996
  

• B. Weidmann
  Entity-Tree-Clustering Heuristik ETCH
  Projektarbeit, Universität Kaiserslautern, 1995
  

• M. Gotthard
  Erweiterung der Funktionalität der Software-Entwurfsumgebung MOOSE
  Projektarbeit, Universität Kaiserslautern, 1995
  

• J.P. Riegel
  Implementierung eines Generators für die Versant Datenbank
  Projektarbeit, Universität Kaiserslautern, 1995
  (abstract, gzipped postscript, 86 KB)

• R. Bernhard
  Realisierung eines Graphikgenerators in der Software-Entwurfsumgebung MOOSE
  Projektarbeit, Universität Kaiserslautern, 1995
  

• F. Heister, J. P. Riegel, S. Schulz, D. Bolender et al.
  PSiGene Pattern Catalog
  Interner Bericht, Universität Kaiserslautern, 1998
  (abstract, gzipped postscript, 55 KB)

• R. Boos
  Dokumentation zum Gebäudesimulator v6.0
  Interner Bericht, Universität Kaiserslautern, 1997
  (gzipped postscript, 48 KB)

• S. Queins, J. P. Riegel, et al.
  Der MOOSE C++ Generator
  Interner Bericht, Universität Kaiserslautern, 1996
  (gzipped postscript, 33 KB)

• A. Metzger
  Dokumentation 32/418 - Socket-Schnittstelle, Sensoren und Aktoren
  Interner Bericht, Universität Kaiserslautern, 1996
  (gzipped postscript, 47 KB)

• D. Bolender
  Simulator-Grafik Dokumentation
  Interner Bericht, Universität Kaiserslautern, 1996
  (gzipped postscript, 18 KB)

• B. Hauser
  Dokumentation der MOOSE-Container-Library (MCL)
  Interner Bericht, Universität Kaiserslautern, 1996
  (gzipped postscript, 68 KB)

• S. Queins
  MOOSE Design
  Interner Bericht, Universität Kaiserslautern, 1995
  (gzipped postscript, 191 KB)

• P. Nuhn
  RMS - Revision Management System
  Interner AG-Bericht, Universität Kaiserslautern, 1995
  

• B. Schürmann
  Rechnerverbindungsstrukturen
  Vieweg Lehrbuch, Wiesbaden, 1997
  

• B. Schürmann
  Modeling Design Data and Design Processes in the PLAYOUT CAD Framework
  Current Issues in Electronic Modeling (CIEM), Volume 6, Kluwer Academic Publishers, June 1996
  (abstract, gzipped postscript, 76 KB)

• C. Hübel, W. Käfer, H. Pahle, E. Siepmann
  Basismechanismen zur Kooperation beim parallelen VLSI-Entwurf
  in Entwurf und Betrieb verteilter Systeme, Informatik Fachberichte Nr. 264, T.Härder, H.Wedekind, G. Zimmermann (eds.), pp. 260-283, Springer Verlag, Heidelberg, 1990
  

• A. Heß, G. Zimmermann
  Interconnection Length Estimation During Hierarchical VLSI Design
  In SLIP' 99 Workshop Notes, Workshop on System-Level Interconnect Prediction, pages 68-73, Monterey, 1999
  (abstract, gzipped postscript, 40 KB)

• B. Schürmann, J. Altmeyer
  Modeling Design Tasks and Tools - The Link Between Product and Flow Model
  In Proc. 34th Design Automation Conference, Seiten 564-569, Anaheim, CA, Juni 1997
  

• J. Altmeyer
  Entwurfsmodelle als Grundlage eines konsistenten Entwurfsmanagements
  GI/TG/GMM Workshop Allgemeine Methodik und Unterstützung von Entwurfsprozessen für Schaltungen und Systeme, CLAB, Paderborn, März 1996
  

• On Design Formalization and Retrieval of Reuse Candidates
  In Artificial Intelligence in Design (AID`96), Gero, J. S., Sudweeks, F., editor
  Kluwer Academic Publishers, 1996
  

• W. Hebgen, G. Zimmermann
  Hierarchical Netlength Estimation for Timing Prediction
  In Proc. 5th ACM/SIGDA Physical Design Workshop, Seiten 118-125, 1996
  

• J. Altmeyer, B. Schürmann
  On Design Formalization and Retrieval of Reause Candidates
  Proc. Int. Conference of Artificial Intelligence and Design (AID), Stanford, 1996
  

• B. Schürmann, G. Zimmermann
  PLAYOUT - A Hierarchical Layout System
  accepted as a chapter of the book "VLSI Design Environments and Silicon Compilation", ABLEX
  (abstract, gzipped postscript, 153 KB)

• B. Schürmann, J. Altmeyer
  The Effect of Pin Constraints on Layout Area
  Proc. IEEE European Design and Test Conference, Paris, 1995
  (abstract, gzipped postscript, 79 KB)

• B. Ohnsorge, J. Altmeyer
  RODEO - Ein Werkzeug zur Unterstützung der Wiederverwendung im VLSI CAD-System PLAYOUT
  SFB 124 - Bericht 21/94, Universität Kaiserslautern, 1994
  (gzipped postscript, 213 KB)

• B. Schürmann, J. Altmeyer, M. Schütze
  An Improved Data Model for Top-Down Design
  Proc. GI/ITG/GMA-Fachtagung STAK '94, Ilmenau, 1994
  

• M. Schütze, B. Schürmann, J. Altmeyer
  Generating Abstract Datatypes with Remote Access Capabilities
  Proc. EDAF '94, Porto Alegre, 1994
  (gzipped postscript, 27 KB)

• S. Queins, J. Altmeyer, B. Schürmann
  Model-Based Reuse of Object-Oriented Graphic Components for CAD-Systems
  39th International Scientific Colloquium, Ilmenau, 1994
  

• B. Schürmann, J. Altmeyer, M. Schütze
  On Modeling Top-Down VLSI Design
  Proc. Int. Conference of Computer Aided Design, San Jose, California, 1994
  (abstract, gzipped postscript, 41 KB)

• J. Altmeyer, B. Ohnsorge, B. Schürmann
  Reuse of Design Objects in CAD Frameworks
  Proc. Int. Conference of Computer Aided Design, San Jose, California, 1994
  (abstract, gzipped postscript, 57 KB)

• B. Schürmann, J. Altmeyer, H. Pahle, M.Schütze
  The PLAYOUT Framework Approach
  3. GI/ITG/GME-Fachtagung Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, Oberwiesenthal, 1994
  

• B. Schürmann
  Reduction of Routing Area in High-Level Synthesis
  Proc. 4th ACM/SIGDA Physical Design Workshop, Lake Arrowhead, California, 1993
  (abstract, gzipped postscript, 40 KB)

• B. Schürmann
  A 280,000 Standard Cells Test Design - First Experiences with the PLAYOUT Top-Down Design System
  Proc. Int. ACM/SIGDA Workshop on Layout Synthesis, pp 93-104, 1992
  

• K. Glasmacher, G. Zimmermann
  Chip Assembly in the PLAYOUT VLSI Design System
  Proc. European Design Automation Conference (EURO-DAC), Hamburg, 1992
  

• B. Schürmann, G. Zimmermann
  Estimation of Wiring Area for Hierarchical Design
  Int. Workshop on Layout Synthesis, pp 69-86, Research Triangle Park, North Carolina, California, 1992
  (abstract, gzipped postscript, 43 KB)

• C. Hübel, D. Ruland, E.Siepmann
  On Modeling Integrated Design Environments
  Proc. 1st European Design Automation Conference (EURO-DAC), Hamburg, 1992
  

• B. Schürmann, J. Altmeyer, G. Zimmermann
  Three-Phase Chip Planning - An Improved Top-Down Chip Planning Strategy
  Proc. Int. Conference of Computer Aided Design (ICCAD), Santa Clara, California, 1992
  (abstract, gzipped postscript, 85 KB)

• K. Glasmacher, A.Heß, G. Zimmermann
  A Genetic Algorithm for Global Improvement of Macrocell Layouts
  Proc. Int. Conference on Computer Design (ICCD), pp. 306-313, Cambridge, 1991
  

• E. Siepmann, G. Zimmermann
  An Object-Oriented Datamodel for the VLSI Design System PLAYOUT
  Proc. 26th Design Automation Conference (DAC), pp 814-817, Las Vegas, 1991
  

• F. Schreiner, G. Zimmermann
  Efficient Production System Execution on the PESA Architecture
  Proc. of the 1991 Conference on Parallel Processing, pp. 674-675, 1991
  

• F. Schreiner, G. Zimmermann
  PESA I A parallel and distrubuted Architecture for production systems
  Computer Science, System and Engineering (Butterworth Publishing), 1991
  

• B. Schürmann
  PLAYOUT - An Estimation-Based Top-Down VLSI Design System
  Proc. VI SBMICRO-91, pp. 196-206, Belo Horizonte, 1991
  

• E. Siepmann
  A Data Management Interface for Toolbox Processing in VLSI-Design
  IBM Almaden Research Laboratory, San Jose, 1990
  

• E. Siepmann
  A Universal Design Model for Design Automation
  University of California, Berkeley, 1990
  

• E. Siepmann
  Do we need a Common Standard for the Design Structure Model?
  2. Int. IFIP WG 10.2 Workshop on Electronic Design Automation Frameworks, Charlottesville, erscheint bei Elsevier, Amsterdam, 1990
  

• B. Schürmann
  Ein paralleles Prolog Ausf"uhrungsmodell - implementiert auf der PESA-P Multipozessor Architektur
  Workshop "Parallele Systeme und Algorithmen, Frankfurt, 1990
  

• J. Paulokat, G.Zimmermann
  Floorplanning with In-Place Quadripartitioning
  Proc. International Workshop on Layout Synthesis, Research Triangle Park, NC, USA, 6.2, 1990
  

• E. Siepmann
  Information Modeling for Frameworks
  MCC (Microelectronics and Computer Technology Corporation), Austin, 1990
  

• G. Zimmermann
  VLSI Area Estimation Tolerances - Shape Function Generation vs. Floorplanning
  Proc. of the EURO ASIC '90, pp. 202-207, Paris, 1990
  

• G. Zimmermann
  VLSI Layout Synthesis
  Proc. Fifth Congress of the Brazilian Society of Microelectronics (V SBMICRO) SPIE Volume 1405, pp. 140-155, Campinas, 1990
  

• B. Schürmann
  Entwurf von VLSI-Schaltungen mit dem Entwurfssystem PLAYOUT
  eingeladener Vortrag des GI-AK3, Kaiserslautern, 1989
  

• B. Schürmann
  Laufzeitanalyse w"ahrend der Fl"achenfunktionsgenerierung
  2. Workshop "Chiparchitektur",, Lenggries, 1989
  

• G. Zimmermann
  PLAYOUT - A Hierarchical Design System
  Information Processing 89, G.X.Ritter (ed.), Elsevier Science Publishers B.V., pp 905-910, Amsterdam, 1989
  

• G. Zimmermann
  A New Area Shape Function Estimation Technique for VLSI Layouts
  Proc. 25th Design Automation Conference (DAC), pp. 60-65, Anaheim, 1988
  

• B. Schürmann
  Hierarchische Top Down Chip Planning
  Informatik Spektrum, Band 11, Heft 2, pp. 57-71, 1988
  

• G. Zimmermann
  PLAYOUT - A Hierarchical Layout System
  Proc. GI-18. Jahrestagung, Hamburg, in: Informatik Fachberichte 188, Heidelberg: Springer pp. 31-51, 1988
  

• F. Schreiner, G. Zimmermann
  Parallelism in the PESA I Multiprocessor
  International Conference on Fifth Generation Computer Systems, pp. 914-921, Tokyo, 1988
  

• F. Schreiner, G. Zimmermann
  Parallelism in the PESA I Multiprocessor
  18. GI Jahrestagung, Informatik Fachberichte 188, Bd. II, pp. 191-208, Hamburg, 1988
  

• G. Zimmermann
  The MIMOLA Design System - A Computer Aided Digital Processor Design Method
  25 Years of Electronic Design Automation, A compendium of papers from the Design Automation Conference, pp. 525-530, 1988
  

• F. Schreiner, G. Zimmermann
  PESA-I A Parallel Architecture for Production Systems
  Proceedings 16th International Conference on Parallel Processing, 1987
  

Technical Reports

• J. Altmeyer, B.Schürmann, M. Schütze
  A Generator-Based ECAD Framework Approach
  SFB 124-Bericht No. 06/95, Universität Kaiserslautern, 1995
  

• M. Burger
  Netzlängenbasierte Partitionierung hierarchischer Strukturentwürfe in der Repartitionierungsphase
  SFB 124 - Bericht 43/93, Universität Kaiserslautern, 1993
  

• W. Hebgen, P. Nuhn, G. Zimmermann
  RETO, an Optimal Clocking Algorithm for Digital synchronous Circuits
  SFB 124 - Bericht 42/93, Universität Kaiserslautern, 1993
  

• J. Altmeyer, H.Pahle, B. Schürmann, M.Schütze
  The PLAYOUT Framework Approach
  SFB 124 - Bericht 41/93, Universität Kaiserslautern, 1993
  (gzipped postscript, 43 KB)

• G. Zimmermann
  From Computer Aided Design to the Design of Computer Aids
  SFB 124 - Bericht 40/93, Universität Kaiserslautern, 1993
  

• J. Altmeyer, B. Schürmann, G. Zimmermann
  Three-Phase Chip Planning - Strategy and Flow Control
  SFB 124 - Bericht 21/93, Universität Kaiserslautern, 1993
  

Dissertations

• A. Heß
  Abschätzungstoleranzen im hierarchischen VLSI-Entwurf
  Dissertation, Universität Kaiserslautern, 1998
  

• J. Altmeyer
  A Refinement Design Model and its Application to Modelling and retrieval
  Dissertation, Universiät Kaiserslautern, Kaiserslautern, Juni 1997
  

• B. Schürmann
  ECAD-Entwurfsmanagement
  Habilitationsschrift, Universität Kaiserslautern, 1997
  

• W. Hebgen
  Netzlängenbasierte Abschätzung des Zeitverhaltens in einem top-down VLSI-Entwurfssystem
  Dissertation, Universität Kaiserslautern, 1995
  

• H. Pahle
  Modelbasierte Generierung von CAD-Framework-Komponenten
  Dissertation, Universität Kaiserslautern , 1994
  

• F. Bretschneider
  A Process Model for Design Flow Management and Planning
  Dissertation, Universität Kaiserslautern, 1993
  

• K. Glasmacher
  Chip Assembly in einem Top-Down VLSI-Entwurfssystem und ein Modell zur konkurrenten Layout-Synthese
  Dissertation, Universität Kaiserslautern, Kaiserslautern, Oktober 1992
  

• F. Schreiner
  PESA-I - A Parallel Distributed-Memory Architecture for Production Systems
  Dissertation, Universität Kaiserslautern, 1992
  

• Siepmann, Ernst
  Entwurfstheorie und Entwurfsmodellierung für CAD-Frameworks
  Dissertation, Universität Kaiserslautern, Kaiserslautern, 1991
  

• G. Meixner
  Global Routing of Very Large Scale Integrated Circuits Based on Flow Methods and Timing Considerations
  Dissertation, Universität Kaiserslautern, 1991
  

• Schürmann, B.
  A Parallel Prolog Execution Model Implemented on the PESA-P Multiprocessor Architecture
  Dissertation, Universität Kaiserslautern, 1990
  

• Keller, W.
  Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
  Dissertation, Universität Kaiserslautern, 1989
  

• G. Frick
  Performance-driven Global Routing im hierarchischen VLSI-Entwurf
  Diplomarbeit, Universität Kaiserslautern, 1997
  

• U. Pöpperl
  Globale Verdrahtungsplanung auf Eckpunktgraphen im Floorplanner des PLAYOUT VLSI-Entwurfssystems
  Diplomarbeit, Universität Kaiserslautern, Dezember 1996
  

• K. Dieses
  Implementierung eines analytischen Verfahrens zur Standardzellenplazierung unter Berücksichtigung von Formvorgaben und äußeren Anschlüssen
  Diplomarbeit, Universität Kaiserslautern, 1996
  

• S. Kurz
  Taktverdrahtung im Chip Planner des hierarchischen VLSI-Entwurfssystem PLAYOUT
  Diplomarbeit, Universität Kaiserslautern, 1996
  

• J. Scholz
  Ein graphischer Editor zur Eingabe von Datenbankschemata als Grundlage eines allgemeinen Schemabaukastens
  Diplomarbeit, Universität Kaiserslautern, Februar 1995
  

• F. Bernard
  Abschätzung von Takt-Skew beim hierarchischen Top-down-Entwurf synchroner VLSI-Schaltungen
  Diplomarbeit, Universität Kaiserslautern, 1995
  

• S. Queins
  DESIMA, ein interaktives Design-Management-System in PLAYOUT
  Diplomarbeit, Universität Kaiserslautern, 1994
  

• J. Haupenthal
  Definition einer Klassenbibliothek von User-Interface-Komponenten zur Unterstützung der PLAYOUT- Werkzeuge bei der Implementierung ihrer Benutzeroberflächen
  Diplomarbeit, Universität Kaiserslautern, November 1993
  

• F. Wissel
  X-Graphic: Eine objektorientierte Grafikbibliothek für das PLAYOUT-System
  Diplomarbeit, Universität Kaiserslautern, November 1993
  

• S. Ohnsorge
  RODEO - Ein Werkzeug zur Unterstützung der Wiederverwendung im VLSI CAD-System PLAYOUT
  Diplomarbeit, Universität Kaiserslautern, Oktober 1993
  

• M. Burger
  Netzlängenbasierte Partitionierung hierarchischer VLSI-Schaltungen in der Repartitionierungsphase
  Diplomarbeit, Universität Kaiserslautern, Juni 1993
  

• T. Becker
  Routerabhängige Abschätzung von Verdrahtungsflächen im Chip Assembly
  Diplomarbeit, Universität Kaiserslautern, 1993
  

• M. Schütze
  Abbildung des PLAYOUT-Datenmodells auf Gemstone
  Diplomarbeit, Universität Kaiserslautern, Juli 1992
  

• U. Diel
  Abbildung konzeptioneller Datenmodelle des Schemaeditors "DBED" auf persistente Repräsentationsformen
  Diplomarbeit, Universität Kaiserslautern, Juli 1992
  

• P. Nuhn
  Analyse und Entwurf von Taktverteilungsnetzwerken im PLAYOUT-VLSI-Entwurfssystem
  Diplomarbeit, Universität Kaiserslautern, Juli 1992
  

• Y. Xing
  Fehleranalyse im PLAYOUT-Entwurfssystem
  Diplomarbeit, Universität Kaiserslautern, Dezember 1991
  

• P. Trebing
  Entwurf und Implementierung eines Umsetzers von einem Informationsmodell auf Hauptspeicherstrukturen zur Verwendung im PLAYOUT-Entwurfssystem
  Diplomarbeit, Universität Kaiserslautern, September 1991
  

• J. Gehrling
  Implementierung eines Gridless Channel Routers und Erweiterung der Algorithmen für unregelmäßige Kanalenden
  Diplomarbeit, Universität Kaiserslautern, Juli 1991
  

• S. Wohlfeil
  Strategien zur Vorpositionierung von Kanalanschlüssen im Floorplan
  Diplomarbeit, Universität Kaiserslautern, Juni 1991
  

• Wagner, M.
  Konsistenzüberprüfung und Verifikation von Netzlisten in dem VLSI-Entwurfssystem PLAYOUT
  Diplomarbeit, Universität Kaiserslautern, 1991
  

• Schölzke, M.
  Zeitbehandlung beim Entwurf von hochintegrierten synchronen Schaltungen während der Repartitionierungsphase des PLAYOUT-Systems
  Diplomarbeit, Universität Kaiserslautern, 1991
  

• A. Heß
  Chip-Assembly Strategien bei der Layoutsynthese
  Diplomarbeit, Universität Kaiserslautern, Oktober 1990
  

• Kopf, C.
  Erfasung von Design-Prozeß-Abläufen zur Weiterverarbeitung im VLSI-Design-System HILDA
  Diplomarbeit, Universität Kaiserslautern, Juni 1990
  

• L. Mangels
  Entwurf und Abbildung eines Datenverwaltungssystems auf ein relationales Datenmodell für das VLSI- Entwurfssystem PLAYOUT
  Diplomarbeit, Universität Kaiserslautern, Februar 1990
  

• J. Altmeyer
  Der Chip Planner - Ein Werkzeug zum hierarchischen Entwurf innerhalb des VLSI-CAD-Systems PLAYOUT
  Diplomarbeit, Universität Kaiserslautern, 1990
  

• Themm, R.
  Schematic Editor, ein Werkzeug zur interaktiven graphischen Eingabe von hierarchischen Schaltplänen
  Diplomarbeit, Universität Kaiserslautern, 1990
  

• Bohlander, C.
  Ein interaktives Repartitionierungswerkzeug für den VLSI-Entwurf
  Diplomarbeit, Universität Kaiserslautern, 1989
  

• Decker, C.
  Erweiterung und Optimierung des PESA-I Grundprozessors
  Diplomarbeit, Universität Kaiserslautern, 1989
  

• J. Anhalt
  Globale Verdrahtung im PLAYOUT-Chip Planner
  Diplomarbeit, Universität Kaiserslautern, 1989
  

• Sohn, H.
  Implementierung eines Standardzellenplazierungsverfahrens mit Simulated Annealing unter Berücksichtigung von Formvorgaben und äußeren Anschlüssen
  Diplomarbeit, Universität Kaiserslautern, 1989
  

• Martin-Engeln, H.
  Laufzeitanalyse innerhalb eines Flächenfunktionsgenerators
  Diplomarbeit, Universität Kaiserslautern, 1989
  

• Hebgen, W.
  Automatische Zellsynthese für CMOS-Transistorschaltungen
  Diplomarbeit, Universität Kaiserslautern, 1988
  

• Eckstein, G.
  CMOS Layout Kompaktierer
  Diplomarbeit, Universität Kaiserslautern, 1988
  

• Spang, H.
  Ein objektorientiertes Toolboxmanagement für das VLSI-Entwurfssystem PLAYOUT
  Diplomarbeit, Universität Kaiserslautern, 1988
  

• Morgenstern, H.
  Implementierung eines Simulators für Symbolische Schaltungsmodelle
  Diplomarbeit, Universität Kaiserslautern, 1988
  

• Langner, K.
  Plazierung von Zellen unter topologischen Nebenbedingungen
  Diplomarbeit, Universität Kaiserslautern, 1988
  

• Pahle, H.
  CAD Datenbank für den VLSI Entwurf
  Diplomarbeit, Universität Kaiserslautern, 1987
  

• Klein, A.
  Ein Sizing-Modell für den VLSI-Entwurf
  Diplomarbeit, Universität Kaiserslautern, 1987
  

• Kögel, H.
  Einsatz einer Datenbank für die Datenstrukturen des VLSI-Chipplanners Playout
  Diplomarbeit, Universität Kaiserslautern, 1987
  

• Schreiner, F.
  Funktionaler Entwurf einer Architektur für Expertensysteme basierend auf der Sprache OPS5
  Diplomarbeit, Universität Kaiserslautern, 1986
  

• Schürmann, B.
  CMOS Zeitmodell
  Diplomarbeit, Universität Kaiserslautern, 1985
  

• Haßdenteufel, J.
  Implementierung eines experimentellen MINT Systems
  Diplomarbeit, Universität Kaiserslautern, 1985
  

• Glasmacher, K.
  OPS5 Compiler für PESA-Architektur
  Diplomarbeit, Universität Kaiserslautern, 1985
  

• Kleiner, P.
  Plazierung von Zellen in Rechtecken
  Diplomarbeit, Universität Kaiserslautern, 1985
  

• Walter, P.
  Entwurf eines Layout-Generators für CMOS-VLSI-Schaltungen
  Diplomarbeit, Universität Kaiserslautern, 1984
  

• Sohn, H.
  Entwurf parameterisierter Bibliotheksbausteine zum LSI/VLSI-Entwurf auf RT-Ebene
  Diplomarbeit, Universität Kaiserslautern, 1983
  

• M. Demker
  Implementierung und Test eines spektralen Partitionierungsverfahrens
  Projektarbeit, Universität Kaiserslautern, 1997
  

• Schneider, Michael
  Taktschemaentwurf mit Hilfe von linearer Optimierung
  Projektarbeit, Universität Kaiserslautern, September 1996
  

• A. Hamed
  Einbindung der ES2-Zellbibliothek in das PLAYOUT-Entwurfssystem
  Projektarbeit, Universität Kaiserslautern, 1996
  

• M. Schäfer
  Erweiterung der Mincut-basierten Bipartitionierungsalgorithmen der PLAYOUT-Chip Planners
  Projektarbeit, Universität Kaiserslautern, 1996
  

• G. Frick
  Plazierung mit einem verbesserten Inplace-Partitionierungsverfahren im Chip Planner des PLAYOUT-Systems
  Projektarbeit, Universität Kaiserslautern, 1996
  

• K. Dieses
  Netzlistenverifikation im PLAYOUT-Entwurfssystem
  Projektarbeit, Universität Kaiserslautern, 1995
  

• O. Brosda
  Objektorientierte Umsetzung des Kommandoprozessors des PLAYOUT-Chip Planners
  Technical report, Universität Kaiserslautern, 1994
  

• Podehl, G.
  Extraktion eines Transistorschaltplans aus CMOS-Maskendaten und Entwurf eines einfachen Schaltplansimulators
  Projektarbeit, Universität Kaiserslautern, 1991
  

• Hornetz, A.
  Parallele Prozeßumgebung für Zellsynthese mit Simulated Annealing
  Projektarbeit, Universität Kaiserslautern, 1991
  

• Heck, K.
  Abbildung von Entwurfsdaten des VLSI-Entwurfssystems PLAYOUT auf Mapped-Segment Files
  Projektarbeit, Universität Kaiserslautern, 1990
  

• Hintze, H.
  Entwurf und Implementierung eines L-R-Orientierers für den ChipPlanner des VLSI-CAD-Systems PLAYOUT
  Projektarbeit, Universität Kaiserslautern, 1990
  

• Weber, G.
  Integration eines Toolboxmanagements mit graphischer Benutzeroberfläche in eine objektorientierte Entwurfsdatenbank
  Projektarbeit, Universität Kaiserslautern, 1990
  

• Nuhn, P.
  Mikroprogramm-Assembler microAsm, Ein Programm zur vereinfachten Erzeugung eines Mikroprogrammspeicherinhalts
  Projektarbeit, Universität Kaiserslautern, 1990
  

• Keshta, Z.
  Optimales Layout für CMOS-Transistorschaltungen
  Projektarbeit, Universität Kaiserslautern, 1990
  

• Weber, H.
  Abschätzung der Kanaldichte zwischen Zellen und Entwicklung geeigneter Distanz-Optimierungsstrategien
  Projektarbeit, Universität Kaiserslautern, 1989
  

• Schölzke, M.
  Datenstrukturen zur Zellsynthese und Integration vorhandener Werkzeuge
  Projektarbeit, Universität Kaiserslautern, 1989
  

• Silz, G.
  Ein Channel-Router für nicht-rechteckige Kanäle
  Projektarbeit, Universität Kaiserslautern, 1989
  

• J. Anhalt
  Entwurf und Implementierung der Kerndatenstruktur für den Chipplanner des VLSI-CAD-Systems PLAYOUT
  Projektarbeit, Universität Kaiserslautern, 1989
  

• Langbehn, K.
  Formabhängige Abschätzung geeigneter Reihenzahlen für Standardzellentwürfe
  Projektarbeit, Universität Kaiserslautern, 1989
  

• Paolokat, J.
  Ein Partitionierungswerkzeug mit Berücksichtigung der I/O-Pins für den Chipplanner des VLSI-Entwurfssystems PLAYOUT
  Projektarbeit, Universität Kaiserslautern, 1988
  

• Viegener, J.
  Implementierung eines Chip-Assembly-Algorithmus mit festen Geometrien
  Projektarbeit, Universität Kaiserslautern, 1988
  

• Handke, C.
  Implementierung und Vergleich mikroprogrammierter Sortieralgorithmen
  Projektarbeit, Universität Kaiserslautern, 1988
  

• Heß, A.
  Layout Editor
  Projektarbeit, Universität Kaiserslautern, 1988
  

• P. Claussen
  AI Approach to Repartitioning
  Projektarbeit, Universität Kaiserslautern, 1987
  

• Decker, C.
  Ein Analyseprogramm für den PESA I Simulator
  Projektarbeit, Universität Kaiserslautern, 1987
  

• Hebgen, W.
  Entwurf eines Werkzeuges zur globalen Verdrahtung im Chipplanner des VLSI-CAD Systems PLAYOUT
  Projektarbeit, Universität Kaiserslautern, 1987
  

• Parino, H.
  Implementierung eines Assemblers für die PESA-1 Architektur und Implementierung eines Binders
  Projektarbeit, Universität Kaiserslautern, 1987
  

• Hussong, C.
  Implementierung eines Precompilers von Modula 2 nach Domain-Pascal
  Projektarbeit, Universität Kaiserslautern, 1987
  

• Bohlander, C.
  Entwurf und Implementierung einer Literaturdatenbank auf APOLLO Workstation
  Projektarbeit, Universität Kaiserslautern, 1986
  

• Langner, K.
  Entwurf und Implementierung eines SLANG Archivs mit inhaltsbezogener Versionskontrolle
  Projektarbeit, Universität Kaiserslautern, 1986
  

• Lambert, A.
  Implementierung eines Precompilers von Domain-Pascal nach Modula 2
  Projektarbeit, Universität Kaiserslautern, 1986
  

• Kern, M.
  Übersetzung einer Strukturbeschreibung von MIMOLA-Format nach EDIF-Format
  Projektarbeit, Universität Kaiserslautern, 1985
  

• Köhler, H.
  Implementierung eines Datentransfersystems zwischen VAX/VMS und APOLLO/AEGIS
  Projektarbeit, Universität Kaiserslautern, 1985
  

• Klein, A.
  Implementierung eines Datentransfersystems zwischen VAX/VMS und APOLLO/AEGIS
  Projektarbeit, Universität Kaiserslautern, 1985
  

• Schreiner, F.
  Vergleich verschiedener Plazierungsalgorithmen für das Chip-Planning
  Projektarbeit, Universität Kaiserslautern, 1985
  

• Kleiner, P.
  Implementierung eines Algorithmus und Vergleich mit dem SPIDER CHIP PLANNER
  Projektarbeit, Universität Kaiserslautern, 1984
  

• A. Horsch, G. Mittelhäußer
  Vergleich von Varianten des 3D-Pyramid-Linking am Beispiel der Segmentierung von Kernspindaten des Kopfes
  Mustererkennung 1996, 18. DAGM-Symposium, 11.-13.9.1996 Heidelberg, Springer Verlag, 1996
  

• J. Lichtermann
  Desing of a Fast Voxel Processor for Parallel Volume Visualization
  Eurographics 95, 10th Eurographics Workshop on Graphics Hardware, Editor W. Strasser, Maastricht, 1995
  (abstract, gzipped postscript, 117 KB)

• G. Mittelhäußer
  Ein kombiniertes Region-Growing- und Watershed-Verfahren zur schnellen 3D-Segmentierung von MR-Volumendaten
  Workshop: Automatische Analyse von Tomographie-Daten, Klinik rechts der Isar, München, 1995
  

• G. Mittelhäußer, F. Kruggel
  Fast Segmentation of Brain Magnetic Resonance Tomograms
  Proc. 1st int. Conference Computer Vision, Virtual Reality and Robotics in Medicine, Nice, France, 1995
  

• F. Kruggel, A.Horsch, G. Mittelhäußer, M. Schnabel
  Image Processing in the Neurologic Sciences
  Proc. IEEE Workshop on Biomedical Image Analysis, pp.213-223, Seattle, June 1994
  

• J. Lichtermann, G. Neustädter
  A High-Speed Rotation Processor
  4th International Workshop on Field-Programmable Logic and Applications, FPL '94, Prague, 1994
  (abstract)

• J. Lichtermann
  Ein Prozessor zur Rotation abgetasteter Daten mittels Scherungen
  3. GI/ITG/GME-Fachtagung Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme, Oberwiesenthal, Produserv Springer Produktions-Gesellschaft, 1994
  

• G. Mittelhäußer, G. Zimmermann
  Segmentierung von MR-Volumendaten mit Bereichswachsrtumsverfahren
  mustererkennung 1993, 15. DAGM-Symposium. Lübeck, Informatik Fachberichte, Springer Verlag, 1993
  

• G. Mittelhäußer
  Segmentierung von MR-Volumendaten mit Bereichswachstumsverfahren
  Workshop Visualisierung in der Medizin, Freiburg, 1993
  

Dissertations

• G. Mittelhäußer
  3D-Segmentierung von Volumendaten
  Dissertation, Universität Kaiserslautern, Kaiserslautern, 1998 (abgeschlossen Mitte 1998)
  

• J. Lichtermann
  Eine Architektur zur Echtzeitvisualisierung von Volumendaten
  Dissertation, Universität Kaiserslautern, Kaiserslautern, 1998 (abgeschlossen Mitte 1998)
  

Diploma Theses

• T. Tetteroo
  Entwurf des zentralen Prozessors für eine verteilte Volumenvisualisierungsarchitektur
  Diplomarbeit, Universität Kaiserslautern, März 1996
  

• H. Sellschopp
  Kantenerkennung und kantenerhaltende Glättung von Volumendaten durch Minimierung von Funktionen nach der GNC-Methode
  Diplomarbeit, Universität Kaiserslautern, 1995
  

• T. Eichner
  Parallele 3D-Segmentierung von Volumendaten mit Wasserscheidenverfahren
  Diplomarbeit, Universität Kaiserslautern, 1995
  

• M. Crumbach
  Snakes - aktive Konturen zur Segmentierung medizinischer Bilddaten
  Diplomarbeit, Universität Kaiserslautern, 1995
  

• V. Rudolph
  Untersuchung verschiedener Architekturvarianten der ACS-Einheit eines Viterbi-Entzerrers für eine Mobilfunkumgebung bei Implementierung auf FPGA-Bausteinen mit Synthesewerkzeugen
  Diplomarbeit, Universität Kaiserslautern, 1995
  

• B. Weber
  Entwurf und Aufbau eines Prozessors zur Drehung abgetasteter Daten mit Scherungsoperationen
  Diplomarbeit, Universität Kaiserslautern, Juli 1994
  

• B. Hörpel
  Volumenvisualisierung mit einem nCube2 Parallel- rechner
  Diplomarbeit, Universität Kaiserslautern, Mai 1994
  

• G. Loesch
  Verteilte Segmentierung von Volumendaten unter UNIX
  Diplomarbeit, Universität Kaiserslautern, April 1994
  

• A. Jessen
  Segmentierung von Organen aus medizinischen Volumendaten
  Diplomarbeit, Universität Kaiserslautern, Februar 1994
  

• Boehm, J.-G.
  Kantendetektion in medizinischen Volumendaten
  Diplomarbeit, Universität Kaiserslautern, Dezember 1993
  

• T. Külz
  Entwurf und Aufbau einer echtzeitfähigen Farbgraphikkarte zur Darstellung von Bildsequenzen
  Diplomarbeit, Universität Kaiserslautern, Oktober 1993
  

• H. Weber
  Computerzugang für Menschen mit besonderen Bedürfnissen - Entwurf eines Realisierungskonzeptes auf Softwarebasis
  Diplomarbeit, Universität Kaiserslautern, 1993
  

• G. Weber
  Implementierung und Analyse verschiedener Verfahren zur Segmentierung von Volumendaten
  Diplomarbeit, Universität Kaiserslautern, Juli 1992
  

• A. Küther
  Implementierung eines Raytracers zum Direct Volume Rendering unter dem Aspekt der Parallelisierbarkeit
  Diplomarbeit, Universität Kaiserslautern, September 1991
  

• A. Eckert
  Entwerfen und Testen von Bildverarbeitungsverfahren für die FPGA-Erweiterungskarten im Rechnerentwurfspraktikum
  Projektarbeit, Universität Kaiserslautern, 1997
  

• M. Bednara
  Entwicklung des Buskommunikationsprozessors für die DIV²-Architektur
  Projektarbeit, Universität Kaiserslautern, 1997
  

• T. Kollig
  Entwurf der DIV²A-Benutzeroberfläche
  Projektarbeit, Universität Kaiserslautern, 1997
  

• F. Gilbert
  Implementierung des I/O-Prozessors zur Strahlweitergabe in der DIV²-Architektur
  Projektarbeit, Universität Kaiserslautern, 1997
  

• K. Mandola
  Ein Bereichswachstumsalgorithmus zur Segmentierung von Volumendaten SNAIL
  Projektarbeit, Universität Kaiserslautern, Dezember 1996
  

• C. Arenz
  Entwurf eines I/O-Prozessors zur Strahlweitergabe in der DIV²-Architektur
  Projektarbeit, Universität Kaiserslautern, 1996
  

• K. Kretschmer
  Modellierung des Buskommunikationsprotokolls für die DIV²-Architektur mit Express V-HDL
  Projektarbeit, Universität Kaiserslautern, 1996
  

• T. Arnold
  3D-Bildverarbeitung: Detektion der Augen und der Gehirnsymmetrieebene in MR-Volumendaten
  Projektarbeit, Universität Kaiserslautern, 1995
  

• G. Hansen
  Simulation einer Architektur für paralleles Direct Volume Rendering mit Beobachterrotation
  Projektarbeit, Universität Kaiserslautern, Januar 1994
  

• M. Berg
  Analyse verschiedener Algorithmen zur Bildrotation
  Projektarbeit, Universität Kaiserslautern, 1994
  

• C. Kögel
  DIV²ASIM, Ein Simulator für eine Parallelrechner-Architektur zur Visualisierung von Volumendaten
  Projektarbeit, Universität Kaiserslautern, 1994
  

• T. Tetteroo
  Entwurf eines Voxelprozessors für die Distributed Volume Visualization Architecture (DIV²A)
  Projektarbeit, Universität Kaiserslautern, 1994
  

• T. Eicher
  Paralleles Bereichswachstum auf dem NCube
  Projektarbeit, Universität Kaiserslautern, 1994
  

• Keller, A.
  Volumenvisualisierung Back-to-Front-Strategien zur Bildgenerierung
  Projektarbeit, Universität Kaiserslautern, 1990
  

• Reactive Systems
• PLAYOUT
• Volume Visualisation Project